

## ⑦ CARMEL-2: A Second Generation VLSI Architecture for Flat Concurrent Prolog

R.Ginosar (Israel Inst.of Tech., イスラエル)

### 発表要旨

CARMEL-2はFlat Concurrent Prolog(FCP)を高速に実行するためのVLSI化された単一プロセッサである。1.25 μm CMOSで作られ、その処理能力は31MIPSにも及び、appendにおいて第1版のCARMEL-1の13倍の2400KLIPSとなっている。この高速性能は、アーキテクチャを考慮したFCPの実行メカニズムの解析に基づく最適化設計、及びCARMEL-1で学んだ経験によって達成された。CARMEL-2はその性格や性能の点でRISCプロセッサとなっている。命令セットは検討を重ねて選んだ29個の命令となる。データタイプは10種のタグで区別される。タグビットは2または4 bitである。このタグビットの操作やメモリ初期化、インテリジェント・デレファレンスなどFCP専用の命令が10個あり、その他は算術演算、ロード/ストア、分岐制御などの汎用的なRISC命令である。内部はバイナリ化されており、また更にユニークな命令/データの二重メモリシステム、スタックキャッシュ、ジャンプ/コール/リターン検知機構などを備えたシステム・アーキテクチャを探っている。

### 質疑応答

質問：この性能はキャッシュを含んでいないデータなのか。

回答：キャッシュは含んでいない。我々は実際に要求されている実効的なメモリ量を測定した。それは通常の規模のプログラムや、やや大きなものについても数百キロバイト程度で、容易に管理できる大きさである。したがって、通常のスタティクスマモリを数メガバイト用いればよい。もし更に大きなメモリが要求されるのであれば、キャッシュの導入も考えられる。

質問：FCP専用命令による処理速度の向上を測定した際、データバスやコントロールをそれぞれどのように評価したのか。

回答：データバスやコントロールはほとんど同じものとして評価した。したがって処理速度の向上は命令サイクル数の減少による。

質問：どのように並列アーキテクチャに対応しているのか。

回答：現在、共有メモリを用いたシステムや共有メモリと分散メモリを組み合わせたシステムについて検討している。

質問：ベンチマークはappendによって行われているか、他のプログラムではどうなると考えられるか。

回答：ベンチマークは他にもソートやクイーンなど性質の違った12種のものについて行ったが、大きな違いはみられなかった。コンパイラが最適化を行えば、プログラムによる大きな違いは出ないと思われる。